Бывает иногда в симуляторе глючит(примеры многократно приводил), тогда проверяю в железе, в железе обычно нормально работает!
Вообще-то логично что Q5 выключается по уставке времени позже Q1, может на входе сигнал длинней одного цикла?!
Вид для печати
Тоже подходящий вариант, спасибо !
http://www.owen.ru/forum/attachment....3&d=1518874640
Правильно ли я понимаю, если бы в цепи сброса не стоял RTRIG , то запись нулевой уставки_времени в ФБ осуществлялась бы в каждом цикле ПР, в котором активен СБРОС, а при наличии RTRIG лишь столько раз, сколько циклов ПР уместится в длину строба, сформированного RTRIG ?
Вариант по первому описанию:
Вложение 35656
Вариант по второму описанию:
Вложение 35657
Лучше так:
Вложение 35664
или так:
Вложение 35666
Вложение 35671
Можно и так вроде.
С отдельным сбросом