PLC160. Несоответствие физическим и программным входам.

Цитата:

---

Сообщение от L.Ch.

Рассказывать, сколько это стоило Академии наук (конкретно СО РАН)?

---

Очень интересно. Обязательно расскажи. :D

Разобрался.... Тему можно удалить.... Хотя логика, мне кажется, странной....

Цитата:

---

Сообщение от L.Ch.

Похоже потому, что нету информации в документации. Например, я долго мучил Вашу тех.поддержку на тему работы ПЛК 152 или 154 (не помню), оказалось, что в документации забыли указать, что время установления сигнала ЦАП около 100 мс.
Рассказывать, сколько это стоило Академии наук (конкретно СО РАН)?

---

Согласен, эту информацию необходимо указывать в РЭ.

Но что указать в РЭ или РП относительно Вашего первого сообщения?

Относительно первого, согласен, что "затупил".
Разобравшись - с РП стало понятно, что там написано. Но при этом и надо знать, чем семейства отличаются и в чем наследственность.
Из РЭ (стр. 22) понятно только то, что первые 4 входа отличаются от остальных.
Почесав голову, такое придумал, а что если в новом проекте будут, по умолчанию, заданы имена в соответствии с физическими выводами, например DI_01 - DI_16, AI_01..., DO_01..., AO_01.... IMHO, время на понимание "индивидуальности" будет сильно сокращено....

На данный момент, 2023г., ничего не изменилось: 160[M2] - конфигуратор содержит четыре быстрых дискретных выхода и не менее 9 обычных. Где написано в РпоЭ как сопоставить физические выходы с DO1 ... D012 с битовыми значениями? Правильно, по....тыкайте и все поймете, чего там на мелочи то отвлекать разработчика.