Интересно следующее:
1) Есть ли документация на модель памяти КДС и/или ОВЕН ПЛК. Судя по всему, нет.
2) Есть ли защита от word tearing. Например, разные задачи выполняются одновременно и пишут в смежные AT% ячейки памяти (или вообще в соседние биты).
3) out of order writes / happens-before / data race. Грубо говоря, разрешено ли компилятору менять порядок записи переменных.
Даже ПЛК110 (с учётом PRU) выполняет как минимум две задачи, и обработка PRU не влияет на основной цикл => значит должна быть какая-то синхронизация между PRU и механизмом обработки входов-выходов.
Вопрос "что произойдёт, если две одновременно выполняющиеся задачи обратятся к одной/смежной области AT% всё равно открыт".2. Нужно понимать особенности работы ПЛК. Опрос области памяти входов - выполнение цикла - запись области памяти выходов - сервисное время - опрос области памяти входов. ПЛК работает так и только так. Классически. Именно по этому Вы обращаетесь не к физической памяти контроллера, а к области памяти AT%...
Например, одна задача запишет первый бит, вторая -- второй. А CPU вряд ли умеет отдельные биты в памяти менять. Наверняка наслоение какое-нибудь пойдёт.
Аналогично с чтением: один меняет биты, а второй читает WORD'ы -- word tearing в полный рост.
Если так окажется, что на ПЛК 2 ядра, и в каждый момент на каком-то из ядер выполняется хотя бы одна программа. Внимание, вопрос: в какой момент времени переносятся данные из "физической памяти" в "AT% память" и обратно? Или этот момент разный для разных ядер?Говоря простыми словами - после того как контроллер считал область памяти входов и ушел в выполнение цикла (а он может быть и в секундах - никто не запрещает) - изменение физических входов восприниматься не будет
Ну, легко говорить, когда всего одно ядро (тут более-менее понятно, что есть цикл, есть пользовательское и системное время). А когда ядер несколько, то может возникнуть ситуация, что в каждый момент кто-то выполняется, и где там "цикл" неясно.