OWEN Logic 1.1.0.11b

[rovki]

1.в последних примерах нет регистра сдвига ,а стек кончается.для реализации всевозможных проектов (приемники ,передатчики информации,стеки(очереди),матрицы,реверсивных регистров сдвига,кольцевых регистров) на будущее достаточно формата 1байт (8бит) для фб ,элементов .но учитывая ,что нет классических д-триггеров и нужных регистров нужно 8х2=16, с учетом того что могут быть в устройстве два таких устройства(приемник-передатчик,например) нужно еще х2=32 это предел мечтаний на все случаи жизни,учитывая малое количество входов-выходов пр.ни кто ж не собирается на пр космический аппарат делать . но нельзя ж закладывать предел ,который три раза в год обновляется.резерв же нужен.хоть это признайте.тем более это не из пальца высосано ,кроме последних примеров.
2.методика составления проектов -это что то новое(в том и прелесть была пр ,что всем было понятно и красиво,не одного вопроса по составлению проекта за год,в отличие от плк ,а проекты были не простые),я слушать рад любого готов,учится люблю,но дело не во мне(хотя язык учителя должен быть понятен ученику),я пользуюсь и целочисленной и булевой .не дали д-триггеров,пробовал на целочисленной нарисовать нужный регистр,нарисовал ,но это такой геморрой,и если б это делал для себя ,то звука бы не проронил, но я стараюсь для пользователей ,хочу облегчить им жизнь,и чтоб потом каждому не давать методику- как обойти те или иные особенности ,недоработки .стремится нужно к универсальности и учитывать контингент.тем более был разговор ,что все новые навороты (целочисленные .,макросы) это сверх того базового что необходимо ,для продвинутых пользователей спускающихся с высоты плк.а для тех кто "из народа" переменные ,типы ...-немного рановато ,да и не совсем для реле.как я понял ,у вас не получается сделать классичекий д-триггер (есть ограничения по) и как следствие не получается у меня сделать проще регистр.но стек то можно увеличить и разойдемся -все довольны,а потомки вам скажут спасибо
р.с .не совсем понятно разрядность вашего стека,а точней механизм заполнения его битов)если в проекте 1вход и один выход),16 -элементов по три вывода =48(бит) \16=3 слова(16разрядов) ,а у вас 15 слов(байт?).как то не рационально заполняется (без сжатия,анализа)
за то что моя картина под названием "стек малевича" понравилась№20 -спасибо,старался- жанр -абстракционизм ,дарю ее вам с автографом.
а смысл в ней есть-показать что сложность алгоритма и количество переменных не одно и тоже.